République Algérienne Démocratique et Populaire
Ministère de l'Enseignement Supérieur et de la Recherche Scientifique
Faculté des Sciences
Département de Mathématiques

Matière : Structure Machine 2 **1ere année LMD MI**

Fiche TD N° 04 : Les mémoires

Exercice 1 :

1. Combien de bascules sont nécessaires pour le Registre Adresse Mémoire (**MAR)** et le Registre de Données Mémoire (**MDR)** d'une mémoire **1 K*4** bits?
2. Combien de mots, devrait contenir une mémoire si son **MAR** est de **8** bits?
3. En utilisant comme unité des RAM **256*4** bits, concevoir une mémoire de :
   a. **1 K*4** bits
   b. **1 K*8** bits.


Exercice 2 :

On dispose d'une machine dont le bus d'adresse est sur **16 bits** et le bus de données est sur **8 bits**. La mémoire de cette machine est composée d'une **RAM** de **32 Kilo*8** et d'une **ROM** de **16 Kilo*8**.

1. Quelle est la taille des registres d'adresse **MAR** et **MDR** ?
2. Donner le schéma fonctionnel de cette **RAM** en utilisant des mémoires de **32 K x 4** bits
3. Donner le schéma fonctionnel global (**RAM**+**ROM**), en précisant les adresses de chaque boitier.

Exercice 3 :

Soit une mémoire **RAM** de 4 Kilos*4 représentée par le schéma suivant :



1. Quel est le rôle des brôches **R/W** et **CS** dans un circuit mémoire ?
2. De combien de bits est constituée la donnée stockée dans cette mémoire ?
3. De quelle capacité est cette mémoire(en Kbits puis en Koctets) ?
4. Quel doit être l'état du signal **VMA** (Valid Memory Access) et l'état des lignes **A12** à **A15** pour sélectionner cette mémoire ?
5. Donner la plage d'adresses (en Héxadécimal) utilisée par cette mémoire.
6. On veut augmenter la taille de la donnée à 16 bits en associant plusieurs mémoires **4K*4**. Donner le branchement nécessaire.


Exercice 4 :

Soit un circuit défini par la Table vérité (**TV**) et le schéma suivant :

La TV :

Q^t_1	Q^t_0	X	Q_1^{t+1}	Q_0^{t+1}
0 0	0 0	0 1	0 0	0 1
0 0	1 1	0 1	1 0	0 1
1 1	0 0	0 1	1 1	0 1
1 1	1 1	0 1	1 0	1 0

schéma



1. Réaliser le circuit C permettant de donner (J_0, K_0) et (J_1, K_1).
2. On veut réaliser le même fonctionnement en utilisant des bascules **D** au lieu des bascules **JK** et une mémoire **ROM** au lieu du circuit **C**.
   Donner la table de vérité et le nouveau schéma (préciser bien les entrées/sorties). Combien de bits sont demandés dans la **ROM** ?

Exercice 5 :

1. Etablir la table de vérité d'un additionneur complet à **2 bits**.
2. Réaliser le circuit d'un additionneur complet à **2 bits** à l'aide d'une **ROM**.

Exercice 6 :

On considère une machine avec la configuration suivante : une mémoire centrale de **2 MO**, avec des mots mémoires de **4 octets** et un bus d'adresses de taille **20 bits**.

1. Calculer la taille minimale du bus d'adresses qui permet d'adresser cette mémoire.
2. Déterminer la plage d'adressage de cette mémoire (adresse minimale et adresse maximale en Hexa.)
3. En fait, cette mémoire est constituée de deux blocs séparés. Le premier est une **RAM** de taille **1 M octets** de mots de **4 octets** adressable à partir de l'adresse $\mathbf{(00000)_{16}}$ et le deuxième est une ROM de taille **1 M octets** de mots de **4 octets** adressable à partir de l'adresse $\mathbf{(40000)_{16}}$.
    a. Donner le schéma de la mémoire en montrant les connexions nécessaires.
    b. Déterminer les deux plages d'adressage respectivement de la **RAM** et la **ROM**.
4. Est-ce que la mémoire centrale de cet ordinateur est extensible ? Si oui, déterminer la taille de la mémoire d'extension et le nombre minimum de blocs mémoires (de même taille que les précédents) qu'on peut y rajouter ? Justifier.

Exercices complémentaires

Exercice 7 :

Soit les fonctions définies comme suit :

$\mathbf{F_1(x,y,z) = xy + yz + xz}$ et $\mathbf{F_2(x,y,z) = xyz + zx}$

On veut sauvegarder les valeurs de ces fonctions dans une mémoire, de sorte à ce qu'on puisse récupérer la valeur de $\mathbf{F_1}$ et $\mathbf{F_2}$ en introduisant (xyz) comme adresse.

1. Donner le type et la capacité de cette mémoire.
2. Tracer la structure interne de cette mémoire.

Exercice 8 :

On veut réaliser une table de division par 3 à l'aide d'une **ROM**. On se restreint à la division des nombres 0, 1, 2,…, 15 par 3. A la sortie, on veut récupérer le quotient entier de la division.

1. Quelle doit être la taille minimum de la **ROM** à utiliser ? Expliquer pourquoi.
2. Calculer les fonctions (simplifiées) réalisées par cette **ROM**.
3. Réaliser le circuit logique (logigramme) associé.

République Algérienne Démocratique et Populaire
Ministère de l'Enseignement Supérieur et de la Recherche Scientifique
Faculté des Sciences
Département de Mathématiques

Matière : Structure Machine 2 **1ère année LMD MI**


Solution Fiche TD N 04: Les Mémoires

Solution d'Exercice 1 :

1. Nous avons une mémoire **1 K*4** bits :
- La taille du **MDR** est de 4 bits → Il faut **4 bascules**.
- Taille du **MAR** :
  - Si *n* est la taille du **MAR**, il y aura $\mathbf{2^n}$ mots mémoire
  - Le nombre de mots mémoire = 1 K = 1 x 2^{10}= 2^{10} = 2^n. D'où n= 10.
  - Le nombre de bascules pour le **MAR** = **10**.

2. Si n est la taille du MAR, il y aura 2n mots mémoire.
- $n = 8 \rightarrow 2^n = 2^8 = 256$.
- Cette mémoire contient donc **256 mots mémoire**.

3. Une **RAM 256 * 4** bits est représentée comme suit : Nombre de mots = 2^8 = 256, **MAR** = 8 et **MDR** = 4



3.a. Réalisation d'une **RAM 1 K*4** bits :**RAM 1K * 4**

Nombre de mots = 1K = 2^{10} = 1024

Taille **MAR** = **10**

Taille **MDR** = **4**

Nombre de blocs mémoire nécessaires = Capacité Mémoire Totale / Capacité mémoire élémentaire =

$(2^{10}x\ 4) / (2^8x\ 4) = 4.$


Nombre de blocs mémoire Horizontaux = Taille mot mémoire Totale / Taille mémoire élémentaire =

4/4 = 1.

Nombre de blocs mémoire Verticaux = Nombre de blocs Total / Nombre de blocs Horizontaux =


4/1 = 4.

Le type de raccordement est donc : Vertical


R / W
RAM
256 x 4
8
4
MAR
9
10
DEC
2 x 4
CS
MDR

3.b. Réalisation d'une **RAM 1 K*8** bits :**RAM 1K * 8**

Nombre de mots = 1K = 2^{10} = 1024
Taille **MAR** = 10
Taille **MDR** = 8
Nombre de blocs mémoire nécessaires = (2^{10} x 8) / (2^{8} x 4) = 8
Nombre de blocs mémoire Horizontaux = 8 / 4 = 2.
Nombre de blocs mémoire Verticaux = 8 / 2 = 4.
Donc, type de raccordements : 4 Vertical x 2 Horizontal



Solution d'Exercice 2 :

1.
- La taille du **MDR** = taille du bus de données = **8** bits.
- Taille du **MAR** = taille du bus d'adresse = **16** bits.

2. Une **RAM 32K x 4** bits est représentée comme suit :

Nombre de mots = 32K= $32x2^{10} = 2^5x2^{10} = 2^{15}$ Taille **MAR** = 15 Taille **MDR** = 4





Schéma fonctionnel d'une RAM 32Kx8 :

Nombre de mots = 32K = 2^{15}
Taille **MAR** = 15
Taille **MDR** = 8
Nombre de blocs mémoire nécessaires = (2^{15}x 8) / (2^{15}x 4) = 2
Nombre de blocs mémoire Horizontaux = 8 / 4 = 2.
Nombre de blocs mémoire Verticaux = 2 / 2 = 1.
Type de raccordement : Horizontal.




3. Schéma fonctionnel de la mémoire (RAM + ROM) :

A. ROM 16K x 8

Nombre de mots = 16K= $16x2^{10} = 2^4x2^{10} = 2^{14}$


Taille **MAR** = 14

Taille **MDR** = 8



B. RAM+ROM :

Taille **MAR** = 16 (16ème bit pour différencier la **RAM** de la **ROM**)
Taille **MDR** = 8



Solution d'Exercice 3 :

1.
- Le **CS** (**Chip Select**) : c'est l'entrée qui permet d'activer ou de désactiver la **RAM**
- Le **R/W** (**Read/Write**) : c'est l'entrée qui permet d'activer la fonction de lecture ou celle de l'écriture.

2. Une **RAM 4K x 4** bits contient des mots mémoire (et un **MDR**) de 4 bits.

3. Dans une **RAM 4K x 4** bits nous avons :
La capacité = 4K x 4 bits = 4 x 2^{10} x 4 = 16 x 2^{10} = 16 K bits.
= 2 x 8 x 2^{10} = 2 K octets.


4. CS = 1 ➔ VMA= 1, A_{12}= 0, A_{13}= 1, A_{14}= 0, A_{15}= 0

5. Plage d'adresses : [Basse .. Haute]
Taille du **MAR** : *n* bits
2^n = 4 k = 4 x 2^{10}= 2^{12} → *n* = 12

L'adresse	En Binaire	En Hexadécimal
Basse	**0010** 0000 0000 0000	2 0 0 0
Haute	**0010** 1111 1111 1111	2 F FF

6.

RAM 32K x 4 :




Nombre de mots = 4K= $4x2^{10} = 2^2x2^{10} = 2^{12}$

Taille **MAR** = 12

Taille **MDR** = 4

Schéma fonctionnel d'une RAM 4K x 16 :

Nombre de mots = 4K = 2^{12} donc Taille **MAR** = 12
Taille **MDR** = 16
Nombre de blocs mémoire nécessaires = (2^{12}x 16) / (2^{12}x 4) = 4
Nombre de blocs mémoire Horizontaux = 16 / 4 = 4
Nombre de blocs mémoire Verticaux = 4 / 4 = 1.
Type de raccordement : Horizontal



Solution d'Exercice 4 :

1. La Table de vérité avec 2 bascules JK :

Q^t_1	Q^t_0	X	Q_1^{t+1}	Q_0^{t+1}	J_1	K_1	J_0	K_0
0	0	0	0	0	**0**	**X**	**0**	**X**
0	0	1	0	1	**0**	**X**	**1**	**X**
0	1	0	1	0	**1**	**X**	**X**	**1**
0	1	1	0	1	**0**	**X**	**X**	**0**
1	0	0	1	0	**X**	**0**	**0**	**X**
1	0	1	1	1	**X**	**0**	**1**	**X**
1	1	0	1	0	**X**	**0**	**X**	**1**
1	1	1	0	0	**X**	**1**	**X**	**1**

Tableaux de Karnaugh :

Q_1Q_0 \ X	0	1
00	0	0
01	1	0
11	X	X
10	X	X

$J_1 = Q_0 \overline{X}$

Q_1Q_0 \ X	0	1
00	X	X
01	X	X
11	0	1
10	0	0

$K_1 = Q_0 X$


Q_1Q_0 \ X	0	1
00	0	1
01	X	X
11	X	X
10	0	1

$J_0 = X$

Q_1Q_0 \ X	0	1
00	**X**	**X**
01	**1**	**0**
11	**0**	**1**
10	**X**	**X**

$K_0 = \overline{Q_1}\ \overline{X} + Q_1X = \overline{Q1 \oplus X}$


Le circuit C :



2. Table de vérité avec 2 bascules D :

Q^t_1	Q^t_0	X	Q_1^{t+1}	Q_0^{t+1}	D_1	D_0
0 0	0 0	0 1	0 0	0 1	**0** **0**	**0** **1**
0 0	1 1	0 1	1 0	0 1	**1** **0**	**0** **1**
1 1	0 0	0 1	1 1	0 1	**1** **1**	**0** **1**
1 1	1 1	0 1	1 0	1 0	**1** **0**	**1** **0**

Nouveau schéma : ROM 3 x 2



Nombre de mots = $2^3 = 8$

Taille **MAR** = **3**

Taille **MDR** = **2**

Solution d'Exercice 5 :

1.

Schéma d'un additionneur 2 bits :





Table de vérité :

Entrées				Sorties		
x_1	x_0	y_1	y_0	R	z_1	z_0
0	0	0	0	0	0	0
0	0	0	1	0	0	1
0	0	1	0	0	1	0
0	0	1	1	0	1	1
0	1	0	0	0	0	1
0	1	0	1	0	1	0
0	1	1	0	0	1	1
0	1	1	1	1	0	0
1	0	0	0	0	1	0
1	0	0	1	0	1	1
1	0	1	0	1	0	0
1	0	1	1	1	0	1
1	1	0	0	0	1	1
1	1	0	1	1	0	0
1	1	1	0	1	0	1
1	1	1	1	1	1	0

2. Le circuit :

ROM 4 x 3



Nombre de mots = 4^2 = 16

Taille **MAR** = 4

Taille **MDR** = 3

Solution d'Exercice 6 :

1.

- La taille de la mémoire = **2 MO** = 2 x 2^{20} octets. Donc, le nombre de mots mémoire est : Taille mémoire centrale / taille mot mémoire = 2 x 2^{20} octets / 4 octets = 2^{19} mots mémoire.

- Taille du **MAR** :
  - Si n est la taille du **MAR**, il y aura 2^n mots mémoire $\geq 2^{19}$. D'où n $\geq$ 19.

2.Plage d'adresses :

	En binaire	**En Hexa**
Adresse Basse	$(0000\ 0000\ 0000\ 0000\ 0000)_2$	$(00000)_{16}$
Adresse Haute	$(0111\ 1111\ 1111\ 1111\ 1111)_2$	$(7FFFF)_{16}$


3.

La taille de chaque mémoire (**RAM** ou **ROM**) = **1 MO** = 1 x 2^{20} octets. Donc, le nombre de mots mémoire est = 1 x 2^{20} octets / 4 octets = 2^{18} mots mémoire. On déduit :

- Taille du **MAR** : $2^n = 2^{18}$. D'où n $\geq$ 18.

- Taille du **MDR** = 4 octets = 32 bits.

Une **RAM 2^{18} * 32** bits est représentée comme suit :



Nombre de mots = 2^{18}


Taille **MAR** = 18

Taille **MDR** = 32

Une **ROM 2^{18} * 32** est représentée comme une **RAM 2^{18} * 32** à la seule différence qu'elle n'est pas dotée d'une entrée R/W.

a. Schéma fonctionnel :

Mémoire 2 M Octets :



Nombre de mots = 2^{19}

Taille **MAR** = 20. Le 20e bit du **MAR** n'est pas utilisé.

Taille **MDR** = 32 bits

Nombre de blocs mémoire = 2

Type de raccordement : Vertical

b. Plages d'adresses :


		En binaire	**En Hexa**
RAM	Adresse Basse	$(0000\ 0000\ 0000\ 0000\ 0000)_2$	$(00000)_{16}$
	Adresse Haute	$(0011\ 1111\ 1111\ 1111\ 1111)_2$	$(3FFFF)_{16}$
ROM	Adresse Basse	$(0100\ 0000\ 0000\ 0000\ 0000)_2$	$(40000)_{16}$
	Adresse Haute	$(0111\ 1111\ 1111\ 1111\ 1111)_2$	$(7FFFF)_{16}$

4. La mémoire centrale de cet ordinateur est extensible. En utilisant le 20eme bit du **MAR**, on peut ajouter :

- soit 2 **RAM** de **1 M octets** de mots de **4 octets**
- ou 2 **ROM** de **1 M octets** de mots de **4 octets**
- ou 1 **RAM** et 1 ROM de **1 M octets** de mots de **4 octets**

Le schéma fonctionnel dans le cas du 3e cas est :

Mémoire 4 M Octets



Nombre de mots = 2^{20}

Taille **MAR** = 20

Taille **MDR** = 32

Nombre de blocs mémoire nécessaires = 4

Type de raccordement : Vertical

Plages d'adresses correspondantes :

		En binaire	En Hexa
RAM	Adresse Basse	$(0000\ 0000\ 0000\ 0000\ 0000)_2$	$(00000)_{16}$
	Adresse Haute	$(0011\ 1111\ 1111\ 1111\ 1111)_2$	$(3FFFF)_{16}$
ROM	Adresse Basse	$(0100\ 0000\ 0000\ 0000\ 0000)_2$	$(40000)_{16}$
	Adresse Haute	$(0111\ 1111\ 1111\ 1111\ 1111)_2$	$(7FFFF)_{16}$
RAM	Adresse Basse	$(1000\ 0000\ 0000\ 0000\ 0000)_2$	$(80000)_{16}$
	Adresse Haute	$(1011\ 1111\ 1111\ 1111\ 1111)_2$	$(BFFFF)_{16}$
ROM	Adresse Basse	$(1100\ 0000\ 0000\ 0000\ 0000)_2$	$(C0000)_{16}$
	Adresse Haute	$(1111\ 1111\ 1111\ 1111\ 1111)_2$	$(FFFFF)_{16}$